LPC3250FET296/01,5 IC MCU 16/32BIT ROMLESS 296TFBGA

Maelezo

Vidhibiti vidogo vilivyopachikwa vya LPC3220/30/40/50 viliundwa kwa matumizi ya chini ya nguvu, utendaji wa juu.NXP ilifikia malengo yao ya utendakazi kwa kutumia mchakato wa nanometa 90 kutekeleza msingi wa ARM926EJ-S CPU yenye kichakataji shirikishi cha sehemu inayoelea ya vekta na seti kubwa ya vifaa vya pembeni vya kawaida ikijumuisha USB On-The-Go.LPC3220/30/40/50 hufanya kazi katika masafa ya CPU ya hadi 266 MHz.Utekelezaji wa NXP hutumia msingi wa ARM926EJ-S CPU na usanifu wa Harvard, bomba la hatua 5, na Kitengo muhimu cha Usimamizi wa Kumbukumbu (MMU).MMU hutoa uwezo wa kumbukumbu pepe unaohitajika ili kusaidia mahitaji ya programu nyingi ya mifumo ya uendeshaji ya kisasa.ARM926EJ-S pia ina seti ya msingi ya maunzi ya viendelezi vya maagizo ya DSP, ambayo ni pamoja na uendeshaji wa mzunguko mmoja wa MAC, na utekelezaji wa msimbo wa asili wa Jazelle Java Byte kulingana na maunzi.Utekelezaji wa NXP una kashe ya maagizo ya kB 32 na kashe ya data ya kB 32.Kwa matumizi ya chini ya nishati, LPC3220/30/40/50 inachukua fursa ya maendeleo ya teknolojia ya hali ya juu ya NXP ili kuongeza nguvu asilia na hutumia viboreshaji vya usanifu vinavyodhibitiwa na programu ili kuboresha usimamizi wa nguvu unaotegemea programu.LPC3220/30/40/50 pia inajumuisha 256 kB ya RAM tuli ya on-chip, kiolesura cha NAND flash, Ethernet MAC, kidhibiti cha LCD kinachoauni paneli za STN na TFT, na kiolesura cha basi cha nje kinachoauni SDR na DDR SDRAM kama pamoja na vifaa vya tuli.Kwa kuongezea, LPC3220/30/40/50 inajumuisha kiolesura cha kasi kamili cha USB 2.0, UART saba, miingiliano miwili ya mabasi ya I2C, bandari mbili za SPI/SSP, miingiliano miwili ya mabasi ya I2S, PWM mbili za pato moja, PWM ya kudhibiti motor. , vipima muda sita vya madhumuni ya jumla vyenye viambajengo vya kunasa na kulinganisha matokeo, kiolesura cha Secure Digital (SD), na Kigeuzi cha Analogi hadi Dijiti cha 10-bit (ADC) chenye chaguo la hisia ya skrini ya kugusa.